嵌入電源主要技術(shù)指標(biāo)如下：額定輸出功率和輸出功率；切換時(shí)間；輸出電壓穩(wěn)定度，參考值±0.5%~±2%；輸出頻率穩(wěn)定度，參考值±0.01%~±0.5%；輸出波形純正，電壓畸變小于1%，不存在潛波失真的問(wèn)題；效率快、損耗低。參考指標(biāo)高于90%；無(wú)故障工作時(shí)間。由于微處理器監(jiān)控技術(shù)和先進(jìn)的IGBT驅(qū)動(dòng)型SPWM等高技術(shù)的采用，目前的UPS已達(dá)到了極高的可靠性水平，對(duì)于大型UPS電源來(lái)講，其單機(jī)的年均無(wú)故障工作時(shí)間已超過(guò)20萬(wàn)小時(shí)。如果采用雙總線輸出的多機(jī)“冗余”型UPS供電系統(tǒng)，其MTBF甚至可達(dá)1000萬(wàn)小時(shí)數(shù)量級(jí)。

嵌入電源滿足嚴(yán)格的FPGA電源軌要求——因所需要的電源軌越來(lái)越多，F(xiàn)PGA電壓要求越來(lái)越復(fù)雜。以前，內(nèi)核和I/O單元需要兩個(gè)電源軌，還有可能采用第三個(gè)用于其他功能，而現(xiàn)在的FPGA會(huì)需要數(shù)十個(gè)外部驅(qū)動(dòng)的電源軌。而且，還需要為電源軌VCC提供嚴(yán)格的±30 mV電源軌靜態(tài)精度，為高速收發(fā)器電源軌提供更嚴(yán)格的精度。滿足系統(tǒng)功耗和散熱預(yù)算限制——盡管FPGA和SoC系統(tǒng)的架構(gòu)和集成度越來(lái)越高，但對(duì)系統(tǒng)功耗和散熱的要求不降反升，性能與功耗比這個(gè)瓶頸需要?jiǎng)?chuàng)新的電源管理解決方案來(lái)突破。

      嵌入電源的目標(biāo)市場(chǎng)包括數(shù)據(jù)中心、高清視頻處理、工業(yè)等應(yīng)用，這些系統(tǒng)對(duì)可靠性和安全性的要求更高，要求系統(tǒng)在面對(duì)異常和故障情況下能夠保持正常的運(yùn)作，保證人員的安全，所以可靠的電源管理系統(tǒng)至關(guān)重要。嵌入電源的設(shè)計(jì)成本與設(shè)計(jì)周期一直是系統(tǒng)設(shè)計(jì)師關(guān)注也是渴望解決的難題。如何通過(guò)簡(jiǎn)化電源的設(shè)計(jì)來(lái)降低系統(tǒng)的成本并縮短設(shè)計(jì)周期?這些復(fù)雜的性能要求需要建立特殊的、優(yōu)化的定制處理資源，現(xiàn)有的電源解決方案，包括模擬轉(zhuǎn)換器和分立的數(shù)字轉(zhuǎn)換器都無(wú)法理想地滿足嵌入式系統(tǒng)的需求。